ic版圖設計工程師和軟件測試工程師哪個好

ic版圖設計師好。比軟件測試工程師工資高。
ic崗位職責：搭建UVM驗證環(huán)境，對IP和SOC系統(tǒng)進行UVM驗證。
崗位要求：1、微電子，電子，計算機，通信等相關專業(yè)本科及以上學歷。2、5年以上相關工作經驗，熟練掌握verilog/system_verilog硬件描述語言。3、熟悉C，C++，perl，python等編程語言。4、熟練掌握UVM，能獨立從0搭建UVM驗證環(huán)境。

ic設計工程師是做什么的

負責數(shù)字電路的規(guī)格定義、RTL代碼編寫、驗證、綜合、時序分析、可測性設計。
負責進行電路設計、仿真以及總體布局和修改。
制作IC芯片功能說明書。負責與版圖工程師協(xié)作完成版圖設計。
提供技術支持。
公交IC卡，銀行卡，樓宇的門卡等等，在現(xiàn)代世界不可或缺,IC設計工程師就是一個從事IC開發(fā)的職業(yè)，隨著中國IC設計產業(yè)漸入佳境,越來越多的工程師加入到這個新興產業(yè)中。
成為IC設計工程師所需門檻較高，往往需要有良好的數(shù)字電路系統(tǒng)及嵌入系統(tǒng)設計經驗。
了解ARM體系結構，良好的數(shù)字信號處理、音視頻處理，圖像處理及有一定的VLSI基礎。
集成電路是信息產業(yè)的核心技術之一。
是實現(xiàn)把我國信息產業(yè)做大做強的戰(zhàn)略目標的關鍵。
發(fā)布的“國家中長期科學和技術發(fā)展規(guī)劃綱要”和“國民經濟和社會發(fā)展第十一個五年規(guī)劃綱要”，都把大力發(fā)展IC技術和產業(yè)放在突出重要的位置。
因此IC設計工程師的前途光明。

IC設計職位介紹之“數(shù)字后端設計工程師”

IC設計職位介紹之“數(shù)字后端設計工程師”

數(shù)字后端處于數(shù)字IC設計流程的后端，屬于數(shù)字IC設計類崗位的一種。在IC設計中，數(shù)字后端所占的人數(shù)比重一直是最多的，而且隨著芯片規(guī)模不斷加大，后端工程師需要的人數(shù)將會越來越多。

一般來說，數(shù)字后端按崗位類別可以分為：邏輯綜合，布局布線physical design，靜態(tài)時序分析（STA），功耗分析Power analysis，物理驗證physical verification等崗位。人才的需求量進一步加大，這也是現(xiàn)階段數(shù)字后端工程師招聘量巨大的原因。

1、主要干什么？

邏輯綜合（Synthesis）

主要負責將RTL code轉換為實際后端使用的netlist網表, 一個好的網表對布局布線的工作起到決定性作用。要盡可能做到performance, power, area的優(yōu)化。尤其是現(xiàn)如今的一些要求高性能的設計，對綜合的要求非常高。

綜合質量很大一定程度上取決于綜合軟件的性能，業(yè)界流行的兩個綜合工具是Synopsys的Design Compiler和Cadence的Genus，熟練的掌握兩個工具的使用方法是綜合工作的一個基本條件。

布局布線（PD）

布局布線是數(shù)字后端中占比最大的工作，主要負責netlist到GDSII的轉化過程，步驟包括Floorplan，Place，CTS，Optimize，Route，ECO等，確保自己負責的模塊滿足時序還有物理制造的要求。同時，需要協(xié)同其他工程師，及時提供他們需要的文件，比如def, spef，網表等。是數(shù)字后端中最核心的工作。

布局布線對工具的依賴程度較強，而且工具操作相對來說較為復雜。業(yè)界較為常用的是cadence的Innovus軟件和Synopsys的ICC，掌握這兩大工具的使用需要花費一定的時間。

靜態(tài)時序分析（STA）

靜態(tài)時序分析簡稱為STA，時序驗證分析是數(shù)字后端中的重要一塊內容，芯片需要滿足各種corner下面的setup,hold時序要求以及其他的transition, capacitance, noise等要求。STA需要制定整個芯片的sdc約束文件，選擇芯片需要signoff的corner以及全芯片的timing eco流程。是一份難度要求很高的工作。

靜態(tài)時序分析通常通常需要掌握Synopsys的primetime以及cadence的tempus兩大軟件的使用方法。

物理驗證（PV）

物理驗證也是tape out前的一項重要事項。如果物理驗證有錯，那芯片生產就會失敗。在布局布線工具中，軟件只能檢查到金屬層上的物理違反，而真正的物理驗證需要檢查到器件底層（base layer）.因此，物理驗證需要將金屬層和底層金屬合并到一起，進行全芯片的drc檢查。同時，還需要做全芯片的LVS（版圖與原理圖一致性檢查），ERC（電氣規(guī)則檢查）。確保芯片沒有任何物理設計規(guī)則違反。

物理驗證一般在mentor公司的calibre中進行，是業(yè)界標準的物理驗證工具。

功耗分析（PA）

功耗分析也是芯片signoff的重要一大塊，隨著現(xiàn)在芯片的規(guī)模越來越大，功耗在芯片的中的地位也越來越高。功耗分析的兩大任務是分析IR drop（電壓降）和EM（電遷移）。及時將結果反饋給布局布線任務組，讓他們及時修改后端設計圖，解決設計中潛在的問題。

一般功耗分析使用的工具有Ansys公司的redhawk，以及cadence公司的voltus和synopsys公司的ptpx。

2、主要打交道的人

數(shù)字后端工程師通常都是以一個項目組作為一個團隊，前面說的這些任務都會分為不同的角色。通常，一個項目中會有一名頂層工程師，一名STA工程師，一名功耗分析工程師，一名物理驗證工程師以及若干名模塊工程師，這些工程師需要相互合作，共同完成全芯片的RTL到GDSII的過程，同時確保沒有時序以及物理驗證上的違例。

數(shù)字后端工程師還需要經常與前端工程師打交道，確保網表的功能正確以及sdc的正確制定，及時將后仿文件交付給前端，讓前端工程師能盡快通過仿真發(fā)現(xiàn)潛在的設計問題。

DFT工程師也是我們經常與要交流的，因為測試邏輯設計在現(xiàn)在的芯片中的比重越來越大，后端工程師需要與DFT工程師確認好測試SDC的制定，掃描鏈scan chain的物理走向等任務。

3、需要掌握的技能和條件。

數(shù)字后端主要以軟件工具為主，主要掌握以下軟件（以cadence, synopsys,mentor公司為主）

布局布線：Innovus/Encounter, ICC2/ICC

綜合：DC， Genus

物理驗證：Calibre

靜態(tài)時序分析： PrimeTime, Tempus

功耗分析： Redhawk, Voltus，PTPX

每種平臺需要你掌握的技能不大一樣，通常學會每種平臺下學會一種工具即可。一個初級工程師想全部掌握這些技能也很難，如果這些工具你都會使用，就變成老司機了。

由于數(shù)字后端工程師需要跑一些自動化的任務，所以掌握必要的腳本語言也是必須的，比如掌握下面知識就顯得比較重要：

Verilog

TCL

Perl

Python

所有的技術類崗位，主要看的兩點就是：專業(yè)技能（skills）和項目經驗（experience）。所以除了上面列的這些技能，你能實際做過一兩個項目，哪怕是一些小模塊的后端設計，也是很重要的，尤其是做項目過程中積攢的debug經驗。

如果你是在校學生，學校里實踐數(shù)字后端的機會較少，所以基本上你只要簡單懂一點流程以及時序方面的內容，可能就可以找到數(shù)字后端工程師的職位了。現(xiàn)在在校學生通過各種渠道（比如E課網），很多同學都掌握了上面的這些技能，甚至積累了一兩個項目經驗。會的人多了，招聘的要求也自然高一些了。

現(xiàn)階段，數(shù)字后端工程師主要還是以招聘研究生為主，本科生招的很少。不過好消息是對專業(yè)的要求并不是很苛刻，并非集成電路方向不可，只要你掌握了上面的這些技能，哪怕不相關專業(yè)，比如材料、物理、自動化、機械等專業(yè)，也是可以成功應聘。

學歷本科的同學也不要氣餒，有工作經驗的本科生，還是可以找到數(shù)字后端工程師的職位的，而且有很多成功的例子的。畢業(yè)學校一般的同學也不要氣餒，985高校畢業(yè)，肯定是有優(yōu)勢的，但畢竟每年畢業(yè)生不多，在現(xiàn)在IC行業(yè)整體缺人的大背景下，依然會招收學校排名一般的學生的；當然前提還是一樣，有專業(yè)技能（skills）和項目經驗（experience）。