IC中的DFT指的是什么？

姓名：李沈軒????學(xué)號(hào)：20181214373????學(xué)院：廣研院

【原文鏈接】 可能是DFT最全面的介紹--入門(mén)篇 - 知乎 (zhihu.com)

【嵌牛導(dǎo)讀】本文對(duì)IC的DFT做了一個(gè)基本介紹

【嵌牛鼻子】IC DFT

【嵌牛提問(wèn)】什么是DFT？為什么要做DFT？

【嵌牛正文】

隨著芯片的制程越來(lái)小(5nm), 芯片的規(guī)模越來(lái)越大，對(duì)芯片的測(cè)試也就變得越來(lái)越困難。

而測(cè)試作為芯片尤為重要的一個(gè)環(huán)節(jié)，是不能忽略的。DFT也是隨著測(cè)試應(yīng)運(yùn)而生的一個(gè)概念，目前在芯片設(shè)計(jì)中都離不開(kāi)DFT。

本文先對(duì)DFT做一個(gè)全面的介紹，旨在讓大家了解DFT的中的基本概念。

什么是DFT？

提到DFT， 大部分人想到的應(yīng)該是離散傅里葉變換（Discrete Fourier Transform，縮寫(xiě)為DFT）， 嗯…, 筆者大學(xué)被信號(hào)與系統(tǒng)這門(mén)課虐的不輕。但是在IC界，DFT的全稱(chēng)是 Design For Test。

指的是在芯片原始設(shè)計(jì)中階段即插入各種用于提高芯片可測(cè)試性（包括可控制性和可觀測(cè)性）的硬件邏輯，通過(guò)這部分邏輯，生成測(cè)試向量，達(dá)到測(cè)試大規(guī)模芯片的目的。

Design--實(shí)現(xiàn)特定的輔助性設(shè)計(jì)，但要增加一定的硬件開(kāi)銷(xiāo)

For test--利用實(shí)現(xiàn)的輔助性設(shè)計(jì)，產(chǎn)生高效經(jīng)濟(jì)的結(jié)構(gòu)測(cè)試向量在ATE上進(jìn)行芯片測(cè)試。

為什么要做DFT？

從1958年Jack Kilby發(fā)明了第一只包含一個(gè)雙極性晶體管開(kāi)始，集成電路經(jīng)過(guò)了半個(gè)多世紀(jì)的發(fā)展，

芯片的制程工藝越來(lái)越小，數(shù)字芯片的規(guī)模越來(lái)越大，測(cè)試成本進(jìn)一步增加，甚至超過(guò)芯片功能部分本來(lái)的成本。如何在芯片設(shè)計(jì)的過(guò)程中考慮測(cè)試的問(wèn)題，成為當(dāng)前芯片設(shè)計(jì)很重要的一部分。

測(cè)試已經(jīng)成為集成電路設(shè)計(jì)和制造過(guò)程中非常重要的因素，它已經(jīng)不再單純作為芯片產(chǎn)品的檢驗(yàn)、驗(yàn)證手段，而是與集成電路設(shè)計(jì)有著密切聯(lián)系的專(zhuān)門(mén)技術(shù)，與設(shè)計(jì)和制造成為了一個(gè)有機(jī)整體?？蓽y(cè)性設(shè)計(jì)（DFT）給整個(gè)測(cè)試領(lǐng)域開(kāi)拓了一條切實(shí)可行的途徑，目前國(guó)際上大中型IC設(shè)計(jì)公司基本上都采用了可測(cè)性設(shè)計(jì)的設(shè)計(jì)流程，DFT已經(jīng)成為芯片設(shè)計(jì)的關(guān)鍵環(huán)節(jié)。

3. “測(cè)試”與“驗(yàn)證”的區(qū)別

驗(yàn)證（Verification）的目的是檢查設(shè)計(jì)中的錯(cuò)誤，確保設(shè)計(jì)符合其設(shè)計(jì)規(guī)范和所期望的功能；而測(cè)試（Testing）則是檢查芯片的加工制造過(guò)程中所產(chǎn)生的缺陷和故障。

4. DFT的核心技術(shù)

1）掃描路徑設(shè)計(jì)(Scan Design)

掃描路徑法是一種針對(duì)時(shí)序電路芯片的DFT方案.其基本原理是時(shí)序電路可以模型化為一個(gè)組合電路網(wǎng)絡(luò)和帶觸發(fā)器(Flip-Flop，簡(jiǎn)稱(chēng)FF)的時(shí)序電路網(wǎng)絡(luò)的反饋。

Scan 包括兩個(gè)步驟，scan replacement和scan stitching，目的是把一個(gè)不容易測(cè)試的時(shí)序電路變成容易測(cè)試的組合電路。

2)內(nèi)建自測(cè)試 (Bist)

內(nèi)建自測(cè)試(BIST)設(shè)計(jì)技術(shù)通過(guò)在芯片的設(shè)計(jì)中加入一些額外的自測(cè)試電路，測(cè)試時(shí)只需要從外部施加必要的控制信號(hào)，通過(guò)運(yùn)行內(nèi)建的自測(cè)試硬件和軟件，檢查被測(cè)電路的缺陷或故障。和掃描設(shè)計(jì)不同的是，內(nèi)建自測(cè)試的測(cè)試向量一般是內(nèi)部生成的，而不是外部輸入的。內(nèi)建自測(cè)試可以簡(jiǎn)化測(cè)試步驟，而且無(wú)需昂貴的測(cè)試儀器和設(shè)備(如ATE設(shè)備)，但它增加了芯片設(shè)計(jì)的復(fù)雜性。

3)JTAG

JTAG(Joint Test Action Group，聯(lián)合測(cè)試工作組)是一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議（IEEE 1149.1兼容），主要用于芯片內(nèi)部測(cè)試.

JTAG的基本原理是在器件內(nèi)部定義一個(gè)TAP（Test Access Port，測(cè)試訪(fǎng)問(wèn)口）通過(guò)專(zhuān)用的JTAG測(cè)試工具對(duì)內(nèi)部節(jié)點(diǎn)進(jìn)行測(cè)試。JTAG測(cè)試允許多個(gè)器件通過(guò)JTAG接口串聯(lián)在一起，形成一個(gè)JTAG鏈，能實(shí)現(xiàn)對(duì)各個(gè)器件分別測(cè)試.

4)ATPG

ATPG(Automatic Test Pattern Generation)自動(dòng)測(cè)試向量生成是在半導(dǎo)體電器測(cè)試中使用的測(cè)試圖形向量由程序自動(dòng)生成的過(guò)程。測(cè)試向量按順序地加載到器件的輸入腳上，輸出的信號(hào)被收集并與預(yù)算好的測(cè)試向量相比較從而判斷測(cè)試的結(jié)果。

5. DFT工程師的崗位職責(zé)：

1、芯片級(jí)DFT設(shè)計(jì)與集成，包括SCAN, MBIST和JTAG；

2、負(fù)責(zé)DFT測(cè)試向量的自動(dòng)生成及仿真；

3、與邏輯設(shè)計(jì)工程師緊密合作，提高DFT測(cè)試覆蓋率；

4、與產(chǎn)品工程師和測(cè)試工程師緊密合作，調(diào)試并解決在測(cè)試機(jī)上失敗的DFT測(cè)試向量；

5、芯片級(jí)綜合；

6、與后端工程師緊密合作，完成芯片級(jí)timing signoff；

7、芯片級(jí)形式驗(yàn)證

飛行器設(shè)計(jì)工程師的工作內(nèi)容是什么？

飛行器設(shè)計(jì)工程師的工作內(nèi)容是什么？

飛行器設(shè)計(jì)工程師是指從事飛行器的設(shè)計(jì)、研究、開(kāi)發(fā)的高級(jí)技術(shù)人員。研究各種航天飛行器，包括 人造衛(wèi)星 、宇宙飛船、 空間站 、深空探測(cè)器運(yùn)載火箭、 航天飛機(jī) 等空間飛行器及導(dǎo)彈的設(shè)計(jì)。負(fù)責(zé)分析和解決飛行器設(shè)計(jì)過(guò)程中的實(shí)際問(wèn)題。飛行器設(shè)計(jì)工程師的工作內(nèi)容是什么?下面是我為大家整理了關(guān)于飛行器設(shè)計(jì)工程師的工作內(nèi)容信息，歡迎閱讀!

飛行器設(shè)計(jì)與工程專(zhuān)業(yè) 的培養(yǎng)目標(biāo)：

培養(yǎng)具有良好數(shù)學(xué)、力學(xué)基礎(chǔ)，具有飛行器工程基本理論和工程應(yīng)用等方面知識(shí)，能從事飛行器(包括航天器與運(yùn)載器)總體設(shè)計(jì)、機(jī)構(gòu)設(shè)計(jì)、飛機(jī)外形設(shè)計(jì)、飛機(jī)性能計(jì)算與分析、結(jié)構(gòu)受力與分析、飛機(jī)故障診斷及維修、軟件開(kāi)發(fā)等，并能從事通用 機(jī)械設(shè)計(jì) 及制造的高級(jí)工程技術(shù)人員和研究人員。

飛行器設(shè)計(jì)工程師崗位職責(zé)：

1.參與飛行器產(chǎn)品研發(fā)的全過(guò)程，全面統(tǒng)籌飛行器產(chǎn)品及各部件的設(shè)計(jì)和制造;

2.建立飛行器產(chǎn)品系統(tǒng)仿真 數(shù)學(xué)模型 ，進(jìn)行飛行器產(chǎn)品動(dòng)態(tài)過(guò)程仿真;

3.分析飛行器產(chǎn)品性能，確定飛行器設(shè)計(jì)參數(shù)并撰寫(xiě)各種相關(guān)文檔;新員工試用申請(qǐng)及核定表

4.負(fù)責(zé)與導(dǎo)航相關(guān)的線(xiàn)路圖，原理圖的設(shè)計(jì)以及導(dǎo)航系統(tǒng)故障模式的'分析，及空 地勤 ，MMEL，適航等技術(shù)文件的編制;

5.參與新型支線(xiàn)飛機(jī)的風(fēng)洞試驗(yàn)，進(jìn)行飛行器的氣動(dòng)分析與設(shè)計(jì);

6.設(shè)計(jì)并與用戶(hù)協(xié)調(diào)飛行器產(chǎn)品的測(cè)試方法，記錄測(cè)試過(guò)程，分析測(cè)試數(shù)據(jù)及結(jié)果;

7.飛行器維護(hù)領(lǐng)域的技術(shù)開(kāi)發(fā)。

飛行器設(shè)計(jì)工程師崗位要求：

1.通常要求飛行器等相關(guān)專(zhuān)業(yè);

2.掌握數(shù)學(xué)、力學(xué)、機(jī)械學(xué)、材料科學(xué)、電工與電子技術(shù)和 計(jì)算機(jī)技術(shù) 基本知識(shí)、飛行器工程基本理論和工程應(yīng)用等方面知識(shí);新員工試用申請(qǐng)及核定表

3.能從事飛行器(包括航天器與運(yùn)載器)總體設(shè)計(jì)、結(jié)構(gòu)設(shè)計(jì)、飛機(jī)外形設(shè)計(jì)、飛機(jī)性能計(jì)算與分析、結(jié)構(gòu)受力與分析、飛機(jī)故障診斷及維修等;

4.具有現(xiàn)代飛行器制造過(guò)程中的技術(shù)經(jīng)濟(jì)分析與生產(chǎn) 組織管理 基本能力;

5.了解現(xiàn)代飛行器設(shè)計(jì)技術(shù)的發(fā)展動(dòng)態(tài)和發(fā)展趨勢(shì);

6.掌握相關(guān)文獻(xiàn)檢索、資料查詢(xún)的基本方法。

飛行器設(shè)計(jì)工程師薪資行情：

月薪通常在2000元到7000元不等，如果進(jìn)入軍工企業(yè)，福利待遇相當(dāng)優(yōu)厚。

飛行器設(shè)計(jì)工程師職業(yè)發(fā)展路徑：

我國(guó)正在向科技創(chuàng)新國(guó)家的路線(xiàn)發(fā)展，現(xiàn)在有許多飛機(jī)制造公司需要飛行器設(shè)計(jì)方面的人才，而且薪資很高。不僅中國(guó)需要， 發(fā)達(dá)國(guó)家 也需要，今后出國(guó)移民也有發(fā)展空間。

;

芯片版圖設(shè)計(jì)工程師怎么樣

首先芯片設(shè)計(jì)師的工資待遇普遍是比較高的，芯片設(shè)計(jì)的細(xì)分崗位較多，有數(shù)字IC前端設(shè)計(jì)師、數(shù)字后端設(shè)計(jì)工程師、數(shù)字驗(yàn)證工程師、模擬ic設(shè)計(jì)設(shè)計(jì)、模擬IC版圖設(shè)計(jì)、DFT工程師6大崗位方向，每個(gè)方向的工資待遇有略微的不同嗎，但從總體趨勢(shì)來(lái)看，芯片設(shè)計(jì)工程師的就業(yè)前景還是非常不錯(cuò)的。

市場(chǎng)需求：今年前9月企業(yè)需求下降42%，2021年較2020年增長(zhǎng)了109%

工資待遇：2022年較2021年下降7%。

上海芯片版圖設(shè)計(jì)工程師招聘需求量最高,占28.6%,在全國(guó)中排名第1。其次是北京占12.7%,深圳占10.8%,成都占10.1%。