工作時(shí)間：2011-07 - 2014-04
公司名稱：腳步網(wǎng)人才咨詢有限公司 | 所在部門： | 所在崗位：FPGA數(shù)字信號處理工程師
工作描述：
1、項(xiàng)目中所需芯片基于FPGA驅(qū)動(dòng)程序的編寫及調(diào)試；
2、基于matlab的空域?qū)拵Э垢蓴_算法仿真；
3、衛(wèi)星導(dǎo)航窄帶抗干擾的算法仿真以及基于FPGA的工程實(shí)現(xiàn)；
4、設(shè)計(jì)并完成衛(wèi)星導(dǎo)航接收機(jī)自動(dòng)化測試設(shè)備的FPGA相關(guān)工程；
5、設(shè)計(jì)完成基于FPGA的北斗導(dǎo)航信號干擾源，取代RS信號源作為抗干擾研發(fā)的輔助測試設(shè)備，為公司節(jié)約百萬元研發(fā)成本；
6、高速串行LVDS AD芯片基于FPGA的技術(shù)實(shí)現(xiàn)；
7、多項(xiàng)衛(wèi)星導(dǎo)航接收機(jī)FPGA程序的調(diào)試與維護(hù)，包括代碼實(shí)現(xiàn)、功能驗(yàn)證、與DSP聯(lián)調(diào)、整機(jī)測試、故障歸零等；
8、各類接口，spi、iic、lvds、uart、emif并行總線等的實(shí)現(xiàn)、調(diào)試以及維護(hù)工作；
工作時(shí)間：2012-03 - 至今
公司名稱：腳步網(wǎng)信息互動(dòng)有限公司 | 所在部門： | 所在崗位：fpga工程師
工作描述：
使用altera fpga參與多個(gè)公司常規(guī)類視頻處理板卡中fpga設(shè)計(jì)調(diào)試，完成多路視頻輸入縮放剪切旋轉(zhuǎn)疊加等處理；參與多個(gè)接口類處理板卡中fpga設(shè)計(jì)調(diào)試工作，熟悉各類接口uart.spi.i2c.ps2.onewire.arinc429.1553b等；參與芯片項(xiàng)目中部分功能模塊設(shè)計(jì)驗(yàn)證，如flash控制器，并在流片回后成功。
在公司中最先使用xilinx z7 es級芯片完成z7預(yù)研項(xiàng)目，并最先用于型號項(xiàng)目中，在項(xiàng)目中實(shí)現(xiàn)pci host、pcie root、dma等功能，編寫axi與其它接口相關(guān)轉(zhuǎn)化并形成相關(guān)ip在其它項(xiàng)目中沿用。
在公司中最先使用當(dāng)時(shí)業(yè)界最大fpga vu440用于芯片驗(yàn)證項(xiàng)目，涉及到垮die出理，時(shí)鐘處理，手動(dòng)布局，時(shí)序分析及優(yōu)化
工作時(shí)間：2016-08 - 2017-02
公司名稱：腳步網(wǎng)信息科技有限公司 | 所在部門： | 所在崗位：硬件工程師
工作描述：
工作職責(zé)
1. 參與項(xiàng)目的客戶技術(shù)溝通，可行性分析；負(fù)責(zé)產(chǎn)品硬件開發(fā)方案的制定與修改，評估產(chǎn)品硬件開發(fā)的技術(shù)風(fēng)險(xiǎn)
2. 負(fù)責(zé)重要項(xiàng)目硬件設(shè)計(jì)，包括總體方案、詳細(xì)設(shè)計(jì)方案、原理圖設(shè)計(jì)、樣機(jī)調(diào)試，負(fù)責(zé)項(xiàng)目中 FPGA 方案設(shè)計(jì)、代碼編寫、調(diào)試、維護(hù)
3. 負(fù)責(zé)分析解決項(xiàng)目中與硬件相關(guān)的技術(shù)問題，按時(shí)完成項(xiàng)目開發(fā)設(shè)計(jì)，保證項(xiàng)目質(zhì)量
4. 負(fù)責(zé)及時(shí)、準(zhǔn)確完成本部門產(chǎn)品的技術(shù)文件編制及歸檔
主要業(yè)績：
1、 大數(shù)據(jù)量數(shù)據(jù)記錄儀設(shè)計(jì)。
數(shù)據(jù)記錄儀采用FPGA、DSP、SSD、光纖接口、網(wǎng)口組成。通過對FPGA、DSP內(nèi)部程序的發(fā)開，可對光口發(fā)來的數(shù)據(jù)進(jìn)行處理及存儲和發(fā)出。此數(shù)據(jù)記錄儀可存儲16TB的數(shù)據(jù)、寫入帶寬可達(dá)2.4GB/s、讀出帶寬可達(dá)1.5GB/s。通過OrCAD設(shè)計(jì)了硬件原理圖，并完成了一系列設(shè)計(jì)文檔的撰寫;與PCB Layout工程師溝通并指導(dǎo)布線。
2、時(shí)鐘發(fā)生器設(shè)計(jì)
時(shí)鐘發(fā)生器板卡采用STM32 ARM和時(shí)鐘發(fā)生器芯片組成，可產(chǎn)生兩路相位、頻率可控，頻率高達(dá)1.6GHz的時(shí)鐘。板卡通過USB接口進(jìn)行控制。通過通過OrCAD設(shè)計(jì)了硬件原理圖，Allegro設(shè)計(jì)了PCB，并完成ARM上程序的開發(fā)，最終完成整板功能的實(shí)現(xiàn)。
工作時(shí)間：2016-07 - 2017-02
公司名稱：腳步網(wǎng)網(wǎng)絡(luò)科技有限公司 | 所在部門： | 所在崗位：邏輯工程師
工作描述：
基于Sobel算法的圖像邊緣檢測
軟件環(huán)境：Quartus II 13.0 Modelsim SE-64 10.2 Matlab2013b
硬件環(huán)境：基于Altera Cyclone IV的開發(fā)板
芯片類型：FPGA芯片: Cyclone IV 系列EP4CE10F17C8
項(xiàng)目描述：
1、用MATLAB編程將圖像按照高3位R，高3位G，高二位B拼接為8位，再將200x200x8數(shù)據(jù)生成txt格式保存。
2、通過上位機(jī)串口助手以9600bps將一維數(shù)組圖像數(shù)據(jù)發(fā)送到RX模塊。
3、串口接收到數(shù)據(jù)后，將數(shù)據(jù)傳入兩FIFO，構(gòu)成3*3的Sobel算法矩陣，與Gx，Gy算子進(jìn)行運(yùn)算。
4、數(shù)據(jù)經(jīng)過Sobel算法處理得出閾值后存到RAM中，通過調(diào)整閾峰值大小，調(diào)節(jié)邊沿的明顯程度。
5、VGA模塊發(fā)送vga_clk(25M由主時(shí)鐘二分頻得到，或者PLL可得)作為讀取數(shù)據(jù)的時(shí)鐘，將RAM緩存數(shù)據(jù)讀出，800x525@60顯示規(guī)格，分辨率為640*480的背景顯示區(qū)域，并在200*200區(qū)域顯示邊緣圖像漸出效果，如下圖。
7、工程包括串口RX232的接收模塊，Sobel算法模塊，F(xiàn)IFO模塊，RAM模塊，VGA接口模塊。
8、用Modelsim SE10.2編寫仿真、Signal Tap II邏輯分析儀，完成所有模塊的功能和時(shí)序仿真。
